アートワークで配線をすると、ついついCPUの下に配線を走らせてしまいますが、それはよくありません。

なぜでしょうか。

CPUの中は高速の信号が飛び交っており、CPU自体がノイズをばらまく原因です。

ノイズを吸収するのはGNDベタですので、CPUの直下に置くことでノイズを吸収させるのです。

つまり、ノイズを出来るだけばらまかないために直下にGNDベタが必要なのです。

これが一点。

さらに、ノイズに一番近いCPU直下に配線を置くとその配線にノイズが乗りやすいのです。

つまり、CPU直下の配線の信号品質に問題が出やすいから。

これが二点。

さらに、CPUの周囲にはパスコンがあったりプルダウン抵抗があったりして、周辺の配線には安定したGNDが必要です。

なので、CPUの下でぶった切れているようなGNDベタはよろしくありません。

これがで3点。

このように、複数の理由がありますので、よーく気をつけましょう。

以上、小田切でした。

CPUの入力ピンやその他のICの入力ピンには、基本的にプルダウン抵抗かプルアップ抵抗をつなげないといけません。

「プルアップかプルダウンしないと、HighかLowか決まらないからでしょ。でも、使ってない機能とかHighでもLowでもどっちでもいいピンはどうでもいいんじゃない？」

と思うかと思いますが、そうじゃないんです。

デジタル回路は「High」か「Low」しかないんです。

中間値というのはないんです。

中間値を入れると大げさでなく壊れることが有ります。

中間の電圧を入れるとデジタル回路ないの回路構成上、IC内で電源とGNDがショートした形になり、大電流が流れてICが破損するのです。

（なので、HighからLowへの変化もあまりゆっくりだと問題がでます。変化も早くないといけません）

なので、全く使っていなくて「どっちでもいい」ピンであっても、かならずプルアップかプルダウンをいれましょう。

CPUの場合は出力ピンにすることでプルアップ・プルダウンが不要になりますが、入力しかできないピンはやはりプルアップ・プルダウンが必要です。

なお、プルアップ・プルダウンが内蔵されている場合は、外で抵抗を付けても着けなくてもいいですが、内蔵と逆方向に着けないように気をつけましょう。

以上、小田切でした。

I2Cバスをご存知でしょうか。

I2Cはデータ線：SDAとクロック線：SCLで双方向通信ができる、とても低コストな信号規格です。

（正確にはもともとのI2Cの規格をきっちり守ったわけではない「なんちゃってI2C」ばかりですが、まぁ、I2Cです）

信号線が少ないだけでなく、「バス」なので複数のデバイスをつなげます。

つまり、CPUから伸びる配線はSDA＆SCLの二つだけですが、そこにEEPROM、RTC、センサー・・・といろいろなデバイスを複数個繋げられるのです。

ピン数が少ないCPUでは非常に心強い味方です。

（ICごとにアドレスが違うので、CPUがアドレスを指定して通信することで複数個つなげても通信が混信しない）

また、信号速度も最大400kHzと低速です。

・信号線が２本のみ

・速度も遅い

ということで、ハードウェア設計的には非常に簡単です。

よほど酷いパターンをひかない限り普通に動きます。

が、一つだけ注意するべきところが「プルアップ抵抗」です。

I2Cは信号線がプルアップされており、それぞれのデバイスがそれをLに落とすことで通信をしています。

理想状態ではプルアップ抵抗は何Ωでも大丈夫なのですが、実際にはそうはいきません。

I2Cバスに接続される信号線にはGNDとの間に寄生容量が発生します。

さらに、各デバイスのピンにも寄生容量があります。

つまり、I2CのバスをLやHに変化させるときにはその寄生しているコンデンサを充放電する必要があるわけです。

その事自体はどんな信号線も同じです。SPIだろうがMIIだろうが。

でも、他の通信規格はたいていプッシュプルで駆動するので、寄生容量の充放電は速いのです。

ところが、I2Cは・・・

H→Lのときは、問題ありません。

デバイスが信号線とGNDをショートさせるので速やかに電荷が抜けてLになります。

問題は、L→Hのときです。

このとき、デバイスはハイインピーダンスになるだけです。

プッシュプルのように電源と信号線をショートさせたりしません。

ただ単純にプルアップ抵抗から流れてくる電流で寄生容量に充電していくのです。

ということは、「物凄く遅い」のです。

対策としてはプルアップ抵抗を小さくすることですが、あまりに小さくするとデバイスのドライブ能力を超えてしまいますし、消費電流も大きくなります。

なので波形的に問題ない範囲でプルアップ抵抗は大きくしたいのです。

というところで、現実的には1~10kΩという範囲内で大体うまく行きます。

I2Cを使う際には波形をきちんと見てプルアップ抵抗を調整しましょう！

以上、小田切でした。

大規模なSoCなどになると、電源を複数持っています。

例えば、コアに1.2V、メモリ用に1.8V、外部I/O用に3.3V・・・と３つぐらいの電源があるのは当たり前です。

こうなってくると面倒なのは、電源を用意すればいいだけではなく順番も重要になることです。

例えば、SoCのデータシートが

「1.2V、1.8V、3.3Vの順番に電源を入れてください」

と記載してあるとします。

（大体低い電圧から入れるのが普通です）

しかし、普通に電源回路を作るとどうなるでしょうか。

3.3V生成→3.3Vから1.8Vを生成→3.3Vから1.2Vを生成

みたいな構成になることが多いと思います。

すると、電源が入る順番は

「3.3V→1.8V→1.2V」または「3.3V→1.2V→1,8V」になってしまいます。

つまり、電源回路を普通に作って供給すると、高い電圧から供給されてしまうのです。

非常に面倒な点です。

解決策の一つは、そのSoC専用に設計された電源ICがあればそれを利用することです。

そういうものがあればそれを利用するのもいいでしょう。

もう一つは、電源を制御するための回路を組み込む方法です。

上記の電源回路であれば、1.8Vと3.3Vの電源ラインにFETを入れておき、電流を遮断します。

そして、1.2Vの電圧が入ったら1.8VのFETをON、1.8Vの電圧が入ったら3.3VのFETをONにする回路を入れるのです。

初めてやると結構面倒な部分です。

ということで、複数電源があるICの電源投入順序は十分に気をつけましょう。

以上、小田切でした。

どんな部品も電源にはパスコンとしてコンデンサをつけますが、これはそのことではありません。

「この端子とGNDの間に0.47uFのコンデンサを接続する」とか書いてある端子のことです。

謎、ですよね。

CPUを含むどんなICも、ピン配置を見れば大体用途や意味がわかるものです。

「ああ、コレはJTAG用か」

「これはGPIOか」

「電源接続ね」

「USB通信用ね」

しかし、そうでないものがあります。

何の説明がなく「未接続」と書いてあるものや、今回話題にしている「コンデンサを接続しろ」という端子です。

こういうの、普通に不明です。

一体何でしょうか。

え、知らなくていい？

知らなくてもOKですが、ちょっと知識として知っておきましょう。

実はこんな例があります。

１，内部電源用

たとえば、外部給電は3.3Vであっても内部で1.2Vなどを生成しているICがあります。

要はレギュレータを内蔵しているICということです。

しかし、レギュレータそのものはIC内に内蔵できてもコンデンサは無理です。

そのため、コンデンサは外付けしないとレギュレータとして動作しません。

そのため「（レギュレータ用のコンデンサとして）この端子とGNDの間に0.47uFのコンデンサを接続する」と書いてあったりします。

２，ローパスフィルタとして

中でアナログ信号を平滑化する際にフィルタとしてコンデンサが必要です。

そのフィルタ用のコンデンサを外付けする場合があります。

一番多いのは「１」だと思います。

あやしいなと思ったらそのコンデンサの両端をテスタで触ってみましょう。

それっぽい電圧が出てたら「なるほど」と納得してにやにやしてみてください。

以上、小田切でした。

「基板にLANコネクタを付けて、Ethernetにつなげたい！」

というのはよくあるパターンです。

一応、方法は２つあります。

１，Ethernetの通信を全部処理してくれるモジュールを買って、UARTで通信する

例えばXPortのような製品です。

基板のメインCPUには全く普通のものを利用して、メインCPUからUARTなどでモジュールを制御します。

Ethernetのハードウェア・ソフトウェアを作らなくていいので非常に楽です。

ただ、コストが高いので、単価が高い製品にしか使えません。

２，メインCPUでEthernetを処理する

まずメインCPUの選定から違います。

「Ethernet対応」とうたっているCPUを選びます。

が、それを買って直結すれば実現できるかというとそんな簡単なものではありません。

CPUに載っているのはMAC層まで・・・

WikipediaのOSI参照モデルを見てもらいたいのですが↓

https://ja.wikipedia.org/wiki/OSI%E5%8F%82%E7%85%A7%E3%83%A2%E3%83%87%E3%83%AB

こんな風にネットワークは層構造で実現しています。

そしてCPUにのっているのは下から２番めのデータリンク層（MAC)までです。

一番下の物理的に通信する層は搭載されていません。

つまり、「通信するデータは作れるけど、実際に電気的に通信するハードウェアを持っていない」ということです。

「だめじゃん！」

いや、そういうものなんです。

ほとんどすべてのEthernet対応CPUがそうなので諦めてください。

ということで、PHYというものが必要になります。

１，Ethernet対応CPU

２，PHY（CPUと接続されるLSI)

→実際に通信する電気信号を作る部品

３，パルストランス

→ショートや他の機器との電位差などから製品を保護するために通信を絶縁する部品

４，LANコネクタ（RJ-45)

→よく見る四角コネクタです

とまぁ、これだけ必要になります。

結構面倒なので、メーカが出している資料をじっくり見ながら作ることになります。

また、ソフトウェアの方もLinuxやTRONなど、TCP/IPがちゃんと扱えるOSが必要になるので、開発もそれなりに大変です。

以上、小田切でした。

P.S.

SoC（System on Chip）では、PHYがCPUと一緒に内蔵されている製品もある模様。